<progress id="ndt1d"><progress id="ndt1d"></progress></progress>

    <form id="ndt1d"></form>
    
    

    
    

      <address id="ndt1d"></address>

      <progress id="ndt1d"><mark id="ndt1d"></mark></progress><p id="ndt1d"><th id="ndt1d"><address id="ndt1d"></address></th></p>
        <thead id="ndt1d"><cite id="ndt1d"><mark id="ndt1d"></mark></cite></thead>

        <th id="ndt1d"></th>

              <span id="ndt1d"></span>

              <meter id="ndt1d"></meter>

              【HIFIDIY 第十二屆DIY大賽參賽作品】Love&Future雙30W數字純后級功放·上

              來源:bbs.hifidiy.net 發布者:edithli 版權:原創

              Love&Future單端模擬輸入的雙30W(8Ω)數字純后級功放的數字放大核心器件選取STA350BW,ADC選擇CS5341。主電源用線性穩壓把整流濾波后的35V直流穩壓成26V純凈電壓,電路架構類似Walt-Jung的電源...

              一直覺得DIY很溫暖,那是小時候麻麻踩著縫紉機縫的小棉褲、勾著毛衣針織的小背心。自從來到HIFIDIY論壇,就有了一種奇妙的感覺——人生值得好好追求。比起教科書,在論壇的學習更像是打開了一扇新世界的大門。

              現學有所得,有志不在年高!響應論壇號召,學以致用,知行合一,遂參加此次設計大賽,望與諸位壇友交流,也將此也作為自己學習的年中小結。

              在此,特別感謝壇友mc3362今年初發的關于數字功放設計的《基于ST的STA350BW全數字功放制作》一帖,正是因為他的帖子,我對HIFIDIY技術的發展有了新的相對全面的認識和理解;也正是對這個帖子展開的學習,大大地鼓舞了我參賽的信心。

              結合大賽主題,我設計了參賽作品——Love&Future,單端模擬輸入的雙30W(8Ω)數字純后級功放設計與制作。

              一、系統設計

              圖1:系統設計框圖

              單端模擬輸入的雙30W(8Ω)數字純后級功放

              核心器件說明:

              數字放大核心器件選取STA350BW——輸出功率最大雙50W;ADC選擇CS5341——具有106分貝動態范圍的24bit雙聲道模數轉換器。

              二、設計目標

              額定功率:2×30W(THD=1%時)

              設計負載:2×8Ω

              滿幅動態范圍:>90dB(A計權)

              輸入靈敏度:4Vrms

              輸入阻抗:約5.5kΩ

              整機電壓增益:約12dB

              內部采樣率:96kHz

              其他功能:上電、下電防沖擊

              過熱、短路保護

              DRC功能

              LED燈狀態指示

              三、電路原理

              經過這段時間深度閱讀所選核心器件的規格書,完成整個系統的電路原理圖。接下來依次展示——BUFFER ADC電路原理圖、POWER_SUPPLY電路原理圖、數字功放原理圖。其中輸入緩沖級的低通濾波器參數、功放輸出的濾波器參數還在仿真,數據尚未確定~~

              圖2:BUFFER ADC電路原理圖

              單端模擬輸入的雙30W(8Ω)數字純后級功放

              圖3:POWER_SUPPLY電路原理圖

              單端模擬輸入的雙30W(8Ω)數字純后級功放

              電源設計簡介——

              1.首先,主電源用線性穩壓把整流濾波后的35V直流穩壓成26V純凈電壓,電路架構類似Walt-Jung的電源,為了集中主題,在此就先不贅述嘍~

              2.然后,前端供電通過LM317把26V降壓至5.2V,相當于兩級線性穩壓,為了避免功放級高頻脈沖干擾,317輸入端加入100μH/300mA大電感濾波。

              此處,5.2V電壓用于輸入Buffer運放和CS5341的模擬部分。

              3.接著,5.2V電壓通過磁珠隔離,再經兩只AMS1117-3.3,穩壓成兩路3.3V,它們一路供數字功放芯片低壓部分,另一路供單片機、CS5341的數字部分、時鐘振蕩器。

              圖4:數字功放原理圖(STA350BW -data sheet Rev4版20-Sep-2013)

              單端模擬輸入的雙30W(8Ω)數字純后級功放

              先引申,簡單地提一下ADC外圍電路的PCB設計:

              眾所周知,ADC是數?;旌螴C,layout對性能有很大影響,

              對此,我現在的想法是——統一鋪地,并且,將PCB板分為數字部分和模擬部分,這兩部分銅皮在ADC芯片處連接在一起!

              4.輸入LPF和Buffer(即OP緩沖級)設計介紹

              1)整機增益計算(設計目標12dB)

              要確定電路原理圖中LPF和Buffer的設計,首先需要確定的就是LPF和Buffer的增益?,F在,我要對這一步進行討論和計算啦~~圖11是信號流程圖與計算思路——輸入的模擬信號先后經過圖中的四大模塊,通過計算ADC與數字功放系統的增益,再結合既定的整機設計目標(12dB),就可以得到需要的答案嘍。

              圖11:信號流程圖與計算思路

              單端模擬輸入的雙30W(8Ω)數字純后級功放

              可調增益部分:這次設計的是純后級功放,它不需要音量控制功能,所以STA350BW的所有可調增益的部分(如MVOL、CXVOL、Pre-Scale、Post-Scale等相關寄存器),都設置為0 dB,即單位增益1倍(絕對值)。

              ADC與數字功放系統的增益:首先,要根據STA350BW供電電壓失真曲線,找到輸出的最大不失真功率。由于本設計是以8Ω為設計負載的,所以根據圖12,可知,當選擇26V供電時,能達到輸出的最大不失真功率——額定輸出功率約31W。

              那么,將31W換算成電壓值就是:Urms=(8×31)1/2 ≈15.75 Vrms。值得一提的是,在前面“電源設計簡介”中的第一步——“穩壓成26V純凈電壓”,我就是在這里確定了的。

              圖12:功放功率曲線

              單端模擬輸入的雙30W(8Ω)數字純后級功放

              接著,額定輸出功率時,對應的I2S數字域輸入信號為0dBFS。再根據CS5341模擬輸入特性參數(圖13)可知,0dBFS時,對應模擬輸入電壓約0.56×VA=0.56×5V=2.8VP-P=1Vrms.

              于是,可以計算得到:ADC與數字功放系統的增益為20×lg(15.75 Vrms/1Vrms)=24dB.

              圖13:adc_character

              單端模擬輸入的雙30W(8Ω)數字純后級功放

              結合整機設計目標增益(約12dB)計算,所以最后可得:

              LPF與Buffer總增益量為12dB-24dB =-12dB ,其中Buffer增益為-1,前面被動LPF的增益為-12dB。為了保證后級功放整機為同相放大,要把數字功放處理成反相放大,但同時要保持增益不變為0dB。以上結果,請見圖14。

              圖14:增益分配圖

              單端模擬輸入的雙30W(8Ω)數字純后級功放

              這里再與大家一起回顧一下此部分原理圖是這樣滴,請見圖15:input_buffer_schematic

              單端模擬輸入的雙30W(8Ω)數字純后級功放

              2)運放選型

              Buffer緩沖級使用的運放,是輸入信號進來經過的第一個有源器件,它的品質和性能對整個設計有著舉足輕重的影響;再者,給這一級設計的供電電壓只有單5V,因此,這就給選型帶來了不小的難度。好在功夫不負有心人,經過不斷的挑選和仔細對比,我選定了雙運放TS972 ∩_∩,這個器件有幾個亮點吸引了我,看下圖16,——低壓(5V)條件下的軌對軌輸出能力、很低的噪聲、很低的失真度——\(^o^)/所以,TS972,正合我意。

              圖16:OP

              單端模擬輸入的雙30W(8Ω)數字純后級功放

              3)被動LPF設計

              LPF身兼數職——包括,擔當ADC的抗混疊濾波器;要讓音頻帶內信號完整地通過;要滿足對LFP和Buffer的增益設計目標(-12dB);并且R、C器件的具體數值也要易選,比如要限制在E24(5%精度)范圍內。

              需要說明的是,我這里的仿真結果,是輸入部分的LPF和緩沖聯合起來仿真的,實際仿真的電路圖就是15樓的圖15,因為聯合仿真更加接近實際效果喲~~請看下面幾張圖:

              第一張,幅頻特性(圖17),光標位置的含義:整體中頻區域增益-11.56dB(滿足設計增益要求),通帶內高頻20.39k處衰減-11.56 dB - (-11.96dB) = 0.4dB。

              圖17:input_buffer_amplitude

              單端模擬輸入的雙30W(8Ω)數字純后級功放

              第二張,相位特性(圖18),含義:高頻仿真到33k,橫軸、縱軸都是線性坐標,于是可以得到——電路具有線性相位響應。

              圖18:input_buffer_phase

              單端模擬輸入的雙30W(8Ω)數字純后級功放

              第三張,阻帶衰減(圖19)。ADC輸入采樣器速率是6.144MHz,所以,我們要驗證一下此頻率下的衰減特性。

              看圖中~光標位置,它的含義:6.143M頻率處衰減量-11.56dB - (-93.16dB) = 81.6dB。將近82dB嘍,O(∩_∩)O足夠用了。

              圖19.input_buffer_stop_band

              單端模擬輸入的雙30W(8Ω)數字純后級功放

              4)輸入端RF濾波器

              原理圖中,這一部分由〔C29,L4,L5,T1〕、〔C39,L4,L5,T1〕實現。其中,T1和T2是信號線用共模濾波器,它的特性請見下圖20。至于實際效果怎么樣,等我用了就知道啦。言歸正傳,大家看圖~~

              圖20:choke_performance

              單端模擬輸入的雙30W(8Ω)數字純后級功放

              下篇中將報告的是數字功放電路設計、掉電檢測電路、MCU電路三個部分。加上上文總共這五個部分,對電路原理的報告就完整了!

              關注【HIFI音響】公眾平臺

                ID:HIFI中國音響網 ID:hifidiy_2016
              国产免费av吧_女人与拘猛交高清播放免费_欧美特大毛茸茸bbm视视_国产私人尤物无码不卡